Informazioni sul documento
- Università
- Politecnico di Milano
- Corso di laurea
- Computer Engineering
- Materia
- Reti Logiche
- Anno accademico
- 2010-2011
- Classificazione
- Esame · Esame completo
- Contenuto
- Testo d’esame
- Formato originale
- Testo
- Testo ricercabile
Esame completo di Reti Logiche per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.
Esame completo di Reti Logiche per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.
Qualità dell’importazione: il testo è stato estratto direttamente dal documento originale.
Passaggi rappresentativi riconosciuti nelle diverse parti del materiale. Il testo completo resta presente nella pagina per la ricerca, mentre l’anteprima compatta rende più semplice la lettura.
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini Con Soluzioni Reti Logiche – Appello del 1 marzo 2011 Matricola ____________ F I R M A Cognome __________________________ Nome ______________________________ Istruzioni • Ogni foglio consegnato deve riportare Matricola, Cognome, Nome e Firma dell’allievo • È vietato portare all’esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova • Non è possibile lasciare l’aula conservando il tema della prova in corso • Tempo a disposizione: 2:15h Esercizio 1 (7 punti) _____________________________ Esercizio 2 (6 punti) _____________________________ Esercizio 3 (7 punti) _____________________________ Esercizio 4 (7 punti) _____________________________ Esercizio 5 (5 punti) _____________________________ I punteggi sono indicativi. Reti Logiche – Appello del 1 marzo 2011 pagina 2 di 11 Esercizio n. 1 Si consideri la macchina sequenziale sincrona a 3 ingressi a, b, c e 1 uscita Y così definita: (a) la funzione di uscita λ è descritta tramite la rete multilivello sotto riportata V1 = ab + !Q1Q2 + !(!a +!b + !Q2) + !abc + !Q1!Q2 V 2 = !V1a !Q2 + c!Q2!V1 + Q1V1 V3 = a + c Y = V2 + c !Q2 + Q3 Dove Q1, Q2 e Q3 rappresentano le variabili stato presente del contatore che specifica la funzione δ (vedi sotto), e V1, V2 e V3 sono nodi intermedi. (b) la funzione stato prossimo δ è invece descritta tramite il ciclo di conteggio sotto riportato Q3 Q2 Q1 0 1 0 1 1 0 1 0 1 0 1 1 1 0 0 Per realizzare la macchina sequenziale descritta si svolgano i seguenti punti: 1. Applicare in sequenza alla rete…
Prima pagina del documento.