Informazioni sul documento
- Università
- Politecnico di Milano
- Corso di laurea
- Computer Engineering
- Materia
- Reti Logiche
- Anno accademico
- 2012-2013
- Classificazione
- Esame · Esame completo
- Contenuto
- Testo d’esame
- Formato originale
- Testo
- Testo ricercabile
Esame completo di Reti Logiche per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.
Esame completo di Reti Logiche per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.
Qualità dell’importazione: il testo è stato estratto direttamente dal documento originale.
Passaggi rappresentativi riconosciuti nelle diverse parti del materiale. Il testo completo resta presente nella pagina per la ricerca, mentre l’anteprima compatta rende più semplice la lettura.
Politecnico di Milano Dipartimento di Elettronica, Informazione e Bioingegneria prof.ssa Anna Antola prof.ssa Cristiana Bolchini Reti Logiche – Appello del 5 settembre 2013 Matricola __________ Firma Cognome______________________ Nome _________________________ Istruzioni • Non separare questi fogli. • È vietato portare all’esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovato in possesso di documentazione relativa al corso – anche se non st rettamente attinente alle domande proposte – vedrà annullata la propria prova. • Non è possibile lasciare l’aula conservando il tema della prova in corso. • Tempo a disposizione: 2h. Esercizio 1 (8 punti) Esercizio 2 (8 punti) Esercizio 3 (8 punti) Esercizio 4 (8 punti) Reti Logiche – Appello del 5 settembre 2013 pagina 2 di 2 Esercizio n. 1 Dati i seguenti valori rappr esentati in base 10, A10 = -7 e B10 = -17, dopo avere codificato ciascun valore in complemento a 2 con il minimo numero di bit per la sua rappresentazione, eseguire l’operazione A x B (con B moltiplicatore) utilizzando l’algoritmo di Booth. Rappresentare il risultato con il massimo numero di bit derivante dalle specifiche precedenti. Mostrare sempre tutti i passaggi effettuati. Esercizio n. 2 Data la tabella degli stati di una FSM non completamente specificata: a) si esegua l’analisi di compatibilità, si calcolino i compatibili massimi e i compatibili primi, si determini una copertura possibilmente ridotta della macchina data utilizzando l’algoritmo basato sui compatibili primi b) si sintetizzi in modo ottimo la macchina ridotta così ottenuta utilizzando bistabili JK e si disegni lo schema completo del circuito 0 1 U A - B 00 B E F 01 C A F -1 D - A 1- E - B 0- F F A 11 G D A 1- Esercizio n. 3 Si consideri la seguente specifica di una macchina…
Prima pagina del documento.