← Indietro
EsameEsame completoTesto d’esame

06 06 2025 E T

Esame completo di Elettrotecnica per il corso di Mathematical Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.

ElettrotecnicaEsame completo

Informazioni sul documento

Cosa trovi in questo materiale

Esame completo di Elettrotecnica per il corso di Mathematical Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.

Qualità dell’importazione: il testo è stato estratto direttamente dal documento originale.

Contenuti estratti dal documento

Passaggi rappresentativi riconosciuti nelle diverse parti del materiale. Il testo completo resta presente nella pagina per la ricerca, mentre l’anteprima compatta rende più semplice la lettura.

Pagina 1

I Appello Estivo – AA 2024/2025 Elettronica - Ing. Matematica Milano, 06/06/2025 Indicare chiaramente la domanda a cui si sta rispondendo. Dove possibile, scrivere prima in formule e poi sostituire i valori numerici. Giustificare sempre le risposte ed eventuali approssimazioni. Per facilitare il docente, scrivere con chiarezza ed ordine. εSiO2 = 1/3εSi, εSi = 1 pF/cm, q = 1.6×10-19 C, ni = 9.65×109 cm-3, VT = 26 mV. Es. 1 Fig. 1.1 Si consideri un transistore nMOS polarizzato come segue: il Bulk ed il Source sono entrambi a massa, il gate si trova a 5 V , la tensione tra gate e drain è pari alla tensione di soglia. NAB = 3 × 1016 cm-3, tox = 80 nm, VFB = 0.3 V. W = 1500 µm, L = 15 µm. 1.1. Calcolare il potenziale di drain rispetto a massa. 1.2. Si supponga ora che il potenziale di source passi da 0 V a +300 mV. Di quanto varia l’estensione della zona svuotata lato source rispetto al caso in cui il source era a massa? Es. 2 Fig. 2.1 Si assumano tutti i transistori saturi. 1/gm = 1 kΩ 2.1 Si trascuri C1 e si calcoli vout/vin 2.2 Si consideri ora C1 e si c alcoli vg2(s)/vin(s) disegnandone il diagramma di bode de l modulo quotato Es. 3 Fig. 3.1 3.1 Calcolare il trasferimento ideale vout(s)/iin(s) e disegnarne il diagramma di Bode del modulo quotato. Cin = 100 pF. 3.2 Determinare Cin in modo tale che il circuito abbia margine di fase di 45° (si sostituisca a C1 un circuito aperto). Ad0 = 105, τd = 0.1 s.

Anteprima

Prima pagina del documento.

Prima pagina: 06 06 2025 E T