08 07 14 2

Pagina 1

Elettronica proff. Alberto TOSI e Franco ZAPPA 8 Luglio 2014 prova completa Es. 1 Ingresso sinusoidale di ampiezza 10V e frequenza 10kHz. R1=9kΩ, R2=3kΩ, R3=6kΩ, VA=3V. a) Rappresentare in un diagramma quotato l’andamento temporale della tensione VOUT(t). b) Calcolare la massima potenza dissipata dal diodo D1. c) Aggiungere una capacità C=200nF in parallelo a R 1 e disegnare l’andamento di V OUT(t) quando V in è uno scalino da -10V a +10V. Es. 2 R1= 40 kΩ, R2= 440kΩ, R3= 12 kΩ, R4= 500 Ω, R5= 4 kΩ. CA = 10 μF, CB = 40nF. VTn= 0.75 V, kn= 4 mA/V2, |VTp|= 1 V, |kp|= 8 mA/V2. a) Sia V IN= 0V. Dimensionare I G in modo tale che sia VOUT2=2V. Determinare inoltre la polarizzazione del circuito (corrente in tutti i rami, tensione su tutti i nodi). b) Determinare che valori può avere R 3 per mantenere l’nMOS in saturazione. Es. 3 OpAmp: A0=100dB, GBWP=50MHz. R1=1kΩ, R2=22kΩ, R3=5.6kΩ, R4=4.7kΩ, R5=4.7Ω, C=1nF. a) Disegnare il guadagno ideale di vout(f)/vin(f). b) Disegnare il guadagno reale e commentare la stabilità. c) Calcolare l’errore in uscita dovuto a I B=10nA (entranti) e VOS=5mV. Es. 4 Il circuito acquisisce 7 ingressi V in di 0 100mV con RS=100÷2k. OpAmp con V OS=5mV, Ibias=10nA. MUX con Ron=20200, Roff=3M30M e Ileakage=5nA/ch. All’uscita è connesso un ADC da 12 bit con FSR=5V. a) Calcolare il min sampling time (Sel=001) e il max hold time (Sel=000) per garantire accuratezza di ½ LSB. b) Calcolare l’errore statico totale in uscita espresso in LSB alla fine della fase di sampling. + _ OA +5V GND VddAin0 Aout 100n Ain1 Ain2 Ain3 Ain4 Ain5 Ain6 Ain7 Rs inV 470k 10k Select outV 8-to-1 analog muxother 6 sources open Es. 5 Il circuito rivela x reazioni del paziente (x compreso tra 1 e 15, da impostare mediante dip -switch): ogni x reazioni il circuito fornisce un…