Esame completo di Digital Systems Design Methodologies per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.
Esame completo di Digital Systems Design Methodologies per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.
Qualità dell’importazione: il testo è stato estratto direttamente dal documento originale.
Passaggi rappresentativi riconosciuti nelle diverse parti del materiale. Il testo completo resta presente nella pagina per la ricerca, mentre l’anteprima compatta rende più semplice la lettura.
Politecnico di Milano Dipartimento di Elettronica e Informazione prof. Fabrizio Ferrandi Progettazione Hardware 1 – Prova di lunedì 12 maggio 2014 Matricola _______ _______________________ Cognome _______ __________________ Nome _____________________ Istruzioni Scrivere solo sui fogli distribuiti. Non separare questi fogli. È vietato portare all’esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovat o in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova. Non è possibile lasciare l’aula conservando il tema della prova in corso. Tempo a disposizione: 1h:45m. Valore indicativo di domande ed esercizi, voti parziali e voto finale: Esercizio 1 (11 punti) _________________________ Esercizio 2 (5 punti) _________________________ Esercizio 3 (6 punti) _________________________ Esercizio 4 (5 punti) _________________________ Esercizio 5 (6 punti) _________________________ Progettazione Hardware 1 – Prova di lunedì 12 maggio 2014 pagina 2 di 6 Esercizio n. 1 Dato il seguente circuito: ed assumendo che il ritardo delle porte OR e delle porte AND sia pari a 4 mentre quello delle port NOT pari a 1. a) Calcolare il ritardo del circuito per la configurazione di ingressi a=1, b=1, c=0, d=1, e=0. b) Cosa succede se il ritardo delle porte AND passa da 4 a 1? Progettazione Hardware 1 – Prova di lunedì 12 maggio 2014 pagina 3 di 6 Esercizio n. 2 Data la seguente rete: Calcolare il periodo di clock T che non richiede retiming. Calcolato T, applicare il retiming per ottenere un circuito con periodo di clock < T. Progettazione Hardware 1 – Prova di lunedì 12 maggio 2014 pagina 4 di 6 Esercizio n. 3 Dato il seguente pezzo di codice res_1 = a * b; do { res_2 = PHI<res_1,res_3>; t1…
Prima pagina del documento.
