← Indietro
EsameEsame completoTesto d’esame

30 09 16

Esame completo di Reti Logiche per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.

Reti LogicheEsame completo

Informazioni sul documento

Cosa trovi in questo materiale

Esame completo di Reti Logiche per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.

Qualità dell’importazione: il testo è stato estratto direttamente dal documento originale.

Contenuti estratti dal documento

Passaggi rappresentativi riconosciuti nelle diverse parti del materiale. Il testo completo resta presente nella pagina per la ricerca, mentre l’anteprima compatta rende più semplice la lettura.

Pagina 1

Politecnico di Milano Dipartimento di Elettronica e Informazione e Bioingegneria Prof.ssa Anna Antola Prof. Fabrizio Ferrandi Prof. Gianluca Palermo Reti Logiche – Appello del 30 Settembre 2016 Matricola o Codice Persona ________________________________ Cognome _____________________ Nome ________________________ Istruzioni  Non separare questi fogli.  È vietato portare all’esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trova to in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova.  Non è possibile lasciare l’aula conservando il tema della prova in corso.  Tempo a disposizione: 2h:00m. Esercizio 1 (8 punti) _________________________ Esercizio 2 (8 punti) _________________________ Esercizio 3 (8 punti) _________________________ Esercizio 4 (8 punti) _________________________ Reti Logiche – Appello del 30 Settembre 2016 pagina 2 di 12 Esercizio n. 1 Si consideri il circuito combinatorio a quattro ingressi (a,b,c,d) e due uscite (V e U) la cui specifica di comporta mento è la seguente il circuito emette sull’uscita VAL ORE (V) il valore meno presente agli ingressi; se tale valore può essere determinato l’uscita UGUALE (U) vale 0, in caso contrario l’uscita U vale 1. effettuare la sintesi ottima. In particolare a) ricavare ON-set e DC-set delle uscite V e U da realizzare b) in base agli ON-set e DC-set delle uscite V e U ricavati al punto precedente, adottare la tecnica che si ritiene più opportuna per la sintesi ottima c) Motivare in dettaglio la scelta della tecnica adottata anche in relazione alle soluzioni ottenibili con le altre tecniche viste a lezione Reti Logiche – Appello del 30 Settembre 2016 pagina 3 di 12 Reti Logiche – Appello del 30 Settembre 2016…

Anteprima

Prima pagina del documento.

Prima pagina: 30 09 16