Architettura dei calcolatori 7 Simulazione di memorie cache

Pagina 1

Esercizi di simulazione di memorie cache 1) Memoria cache ad accesso diretto Si consideri un sistema di memoria (memoria + cache) caratterizzato dalle dimensioni seguenti: - memoria di lavoro di 4 K byte, indirizzata a livello di singolo byte - cache di 1 K byte, indirizzata a livello di singolo byte - ogni blocco della cache contiene 256 byte Considerando la sequenza di richieste alla memoria riportata qui sotto, si chiede di completare la tabella che illustra il comportamento di una cache a indirizzamento diretto nel rispetto delle indicazioni seguenti: - Nella colonna “esito” riportare H (hit) se il blocco richiesto si trova nella cache, M (miss) se invece il blocco deve essere caricato dalla memoria. - Nelle colonne “ dati” deve essere riportato il numero del blocco della memoria che si trova nel corrispondente blocco della cache. Si noti che questi valori sono riportat i come numeri decimali (base dieci), mentre le etichette sono scritte in binario. Per questo motivo l’indirizzo 0000 0001 0010 individua un byte compreso nel blocco 0000due = 0dieci. - Nella colonna “ azione” deve essere indicato il blocco cui si accede (in caso di successo, H) o il blocco in cui vengono caricati i dati della memoria (in caso di fallimento, M). - Nella cache ci sono quattro blocchi denotati rispettivamente 0_cache, 1_cache, 2_cache e 3_cache. Note: dei 12 bit di indirizzo, 8 servono per individuare il byte nel blocco e i rimanenti 4 sono l’indice del blocco in memoria centrale. Nella cache ci sono quattro blocchi, quindi il 9° e il 10° bit (da destra) indicano il blocco in cache, mentre i restanti 2 bit formano l’etichetta. passo indirizzo richiesto esito blocco 0_cache blocco 1_cache blocco 2_cache blocco 3_cache azione valido etichetta dati valido etichetta dati valido etichetta…