Informazioni sul documento
- Università
- Politecnico di Milano
- Corso di laurea
- Computer Engineering
- Materia
- Architettura dei Calcolatori e Sistemi Operativi
- Classificazione
- Appunti · Divisi per argomento
- Formato originale
- Testo
- Testo ricercabile
Divisi per argomento di Architettura dei Calcolatori e Sistemi Operativi per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.
Divisi per argomento di Architettura dei Calcolatori e Sistemi Operativi per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.
Qualità dell’importazione: il testo è stato estratto direttamente dal documento originale.
Passaggi rappresentativi riconosciuti nelle diverse parti del materiale. Il testo completo resta presente nella pagina per la ricerca, mentre l’anteprima compatta rende più semplice la lettura.
Circuiti logici digitali Architettura dei Calcolatori Mattia Natali 1 Circuiti logici digitali elementari µ Circuiti integrati: Ø Definizioni: § IC o chip: circuito integrato. § DIP: Dual Inline Package, contenitore a due file di piedini. È in pratica il contentore più i pin. Solitamente si definisce chip il sia il pezzo di silicio che il contenitore. Ø Classificazione dei chip: § Circuiti SSI (small scale integrated): da 1 a 10 porte. § Circuiti MSI (medium scale integrated): da 10 a 100 porte. § Circuiti LSI (large scale integrated): da 100 a 100.000 porte. § Circuiti VLSI (very large scale integrated): più di 100.000 porte. Ø I circuiti in realtà hanno un ritardo temporale finito chiamato ritardo della porta che va, in generale, da 1 a 10 ns. µ Reti combinatorie: Ø Chiamiamo rete combinatoria un circuito con più input e più output, in cui gli output sono determinati univocamente dagli input. Ø Multiplexer: § Composizione: • Input: 2n pin. • Input di controllo: n pin. • Output: 1 pin. § Utilizzo: Se sugli ingressi di controllo è presente il numero binario k allora il k-‐esimo input viene inviato all’uscita. Ø Demultiplexer: § È l’esatto opposto del multiplexer. § Composizione: • Input: 1 pin. • Input di controllo: n pin. • Output: 2n pin. § Utilizzo: • Se sugli ingressi di controllo è presente il numero binario k allora l’input viene inviato alla k-‐esima uscita. Ø Decodificatore (decoder): § Composizione: • Input: n pin. • Output: 2n pin. § Utilizzo: • Se sugli ingressi di controllo è presente il numero binario k, pone a 1 la k-‐esima uscita e 0 le altre. Ø Confrontatore, comparatore (comparator): § Composizione: • Input: 2 gruppi da n pin ciascuno. • Output: 3 pin. Minoranza A < B, uguaglianza A = B e maggioranza A >B. § Utilizzo: •…
Prima pagina del documento.