← Indietro
EsameEsame completoTesto d’esame

Fde 181107

Esame completo di Fondamenti di Elettronica per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.

Fondamenti di ElettronicaEsame completo

Informazioni sul documento

Cosa trovi in questo materiale

Esame completo di Fondamenti di Elettronica per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.

Qualità dell’importazione: il testo è stato estratto direttamente dal documento originale.

Contenuti estratti dal documento

Passaggi rappresentativi riconosciuti nelle diverse parti del materiale. Il testo completo resta presente nella pagina per la ricerca, mentre l’anteprima compatta rende più semplice la lettura.

Pagina 1

Fondamenti di Elettronica – Ing. INFORMATICA - AA 2018/2019 Prova in itinere del 7 novembre 2018 Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a) … Esercizio 1 Dati: 𝑉𝐷𝐷=3.3V,𝑅1=10kΩ,𝐶1=2pF. a) Data la rete digitale a tre ingressi, ricavare la funzione logica implementata dalla rete e la rispettiva tabella di verità. b) Assumendo le porte in logica CMOS con tempo di propagazione di ogni porta τ pari a 5ns, disegnare l’andamento dell’uscita Y(t) a seguito di una transizione istantanea di BC da “00” a “11”, con A = “1”, ed indicare il valore del ritardo tra BC e Y. c) Calcolare il numero di transistori necessari all’implementazione della rete in logica CMOS e la potenza dinamica dissipata dalla rete, tenuto conto che 𝑅1=0, che la capacità di ogni ingresso di ogni porta è pari a 𝐶𝑝=0.1pF, che AB = “00” e che C è un segnale ad onda quadra tra “0” e “1” con frequenza pari a 1MHz. d) Considerando l’uscita Y collegata all’ingresso C, ponendo B = “0”, trascurando il ritardo τ delle porte (τ = 0) e le capacità delle porte (𝐶𝑝=0) e ripristinando 𝑅1=10kΩ, disegnare su grafico quotato l’andamento dell’uscita Y(t) in risposta ad un impulso rettangolare (low-high-low) dell’ingresso A di durata T = 500ns. Esercizio 2 Dati: 𝑉𝐷𝐷=5V,𝑉𝑇𝑛=|𝑉𝑇𝑝|=1V,|𝑘𝑛|= 0.15 mA V2,|𝑘𝑝|= 0.10 mA V2 ,𝐶𝐿=1pF. Si consideri la porta I un invertitore CMOS con tempo di propagazione nullo. Siano A, B, C ed E segnali digitali con livelli 0 e 𝑉𝐷𝐷. a) Ricavare la tabella di verità del circuito indicando i livelli di tensione dell’uscita Y in funzione di A, B, C, E e spiegare di che tipo di porta logica si tratta. b) Sintetizzare la rete di pull-up indicata con “PUN”. c) Determinare il massimo e minimo tempo di propagazione della porta logica quando l’uscita Y commuta da “1” → “0”. d)…

Anteprima

Prima pagina del documento.

Prima pagina: Fde 181107