← Indietro
EsameEsame completoTesto d’esame

03 07 15

Esame completo di Reti Logiche per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.

Reti LogicheEsame completo

Informazioni sul documento

Cosa trovi in questo materiale

Esame completo di Reti Logiche per il corso di Computer Engineering presso Politecnico di Milano. Materiale proveniente dall’archivio storico Studwiz e classificato per la consultazione online.

Qualità dell’importazione: il testo è stato estratto direttamente dal documento originale.

Contenuti estratti dal documento

Passaggi rappresentativi riconosciuti nelle diverse parti del materiale. Il testo completo resta presente nella pagina per la ricerca, mentre l’anteprima compatta rende più semplice la lettura.

Pagina 1

Politecnico di Milano Dipartimento di Elettronica, Informazione e Bioingegneria prof.ssa Anna Antola Reti Logiche – Appello del 3 luglio 2015 Matricola ______________ Firma Cognome ___________________________ Nome _________________________ È vietato portare all’esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovato in possesso di documentazione relativa al corso – anche se non strettam ente attinente alle domande proposte – vedrà annullata la propria prova. Non è possibile lasciare l’aula conservando il tema della prova in corso. Tempo a disposizione: 2h:00m. Esercizio 1 (8punti) Esercizio 2 (8punti) Esercizio 3 (8punti) Esercizio 4 (8punti) Esercizio n. 1 – Sintesi combinatoria Facendo riferimento allo schema riportato, si ottimizzi la funzione F(s, t, u, w), specificata di seguito, tenendo conto delle eventuali condizioni di indifferenza. F(s, t, u, w) = ON_set(1, 2, 8, 10, 13, 14) + OFF_set(0, 6) Esercizio n. 2 – Sintesi sequenziale Si realizzi una macchina sequenziale sincrona (di Mealy) minima con un ingresso X a un bit, e due uscite DF (differenza) a un bit e SL (slope) a due bit (SL1 e SL0). Il comportamento della macchina è descritto come sotto, dove (ti) denota l’istante corrente mentre (ti-1) denota l’istante precedente: • la macchina mette sull’uscita DF la differenza (in valore assoluto) tra la configurazione in ingresso all’istante corrente (ti) e la configurazione presente all’istante precedente (ti-1) e cioè DF = |X(ti)-X(ti-1)| Reti Logiche – Appello del 3 luglio 2015 pagina 2 di 2 • relativamente all’uscita SL se: 1. se X(ti) > X(ti-1), allora SL1SL0 = 01 2. se X(ti) < X(ti-1), allora SL1SL0 = 11 3. se X(ti) = X(ti-1), allora ¾ SL1SL0 = 01, se all’ultimo cambiamento valeva il caso 1 ¾ SL1SL0 = 11, se all’ultimo cambiamento valeva il…

Anteprima

Prima pagina del documento.

Prima pagina: 03 07 15