← Back
ExamFull examExam paper onlyItalian

01 05 13 1

Study material for Digital Systems Design Methodologies, shared by the Studwiz community and reviewed by moderators.

Digital Systems Design MethodologiesFull exam

Document information

What's included in this study material

Study material for Digital Systems Design Methodologies, shared by the Studwiz community and reviewed by moderators.

Import quality: text was extracted directly from the original document.

Extracted content from the document

Representative passages recognised in different parts of the material. The full extracted text remains available to search, while this compact preview makes the page easier to read.

Page 1

Politecnico di Milano Dipartimento di Elettronica e Informazione prof. Fabrizio Ferrandi Progettazione Hardware 1 – Prova di lunedì 13 maggio 2013 Matricola _______ _______________________ Cognome _______ __________________ Nome _____________________ Istruzioni  Scrivere solo sui fogli distribuiti. Non separare questi fogli.  È vietato portare all’esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovat o in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova.  Non è possibile lasciare l’aula conservando il tema della prova in corso.  Tempo a disposizione: 1h:45m. Valore indicativo di domande ed esercizi, voti parziali e voto finale: Esercizio 1 (11 punti) _________________________ Esercizio 2 (5 punti) _________________________ Esercizio 3 (6 punti) _________________________ Esercizio 4 (5 punti) _________________________ Esercizio 5 (6 punti) _________________________ Progettazione Hardware 1 – Prova di lunedì 13 maggio 2013 pagina 2 di 6 Esercizio n. 1 Dato il seguente circuito: A B C D F G H I L M N X O E in cui si assume che il ritardo delle porte OR e delle porte AND sia pari a 2. a) Calcolare il ritardo del circuito per la configurazione di ingressi A=1, B=0, C=0, D=1, E=0, F=0, . b) Verificare se il circuito è stabile al tempo T=6. c) Commentare i risultati ottenuti ai punti precedenti Progettazione Hardware 1 – Prova di lunedì 13 maggio 2013 pagina 3 di 6 Esercizio n. 2 Dato la seguente rete: 2 3 4 25 2 0 1 0 1 0 0 0 A B C DE Nel caso in cui si desideri applicare l’algoritmo di retiming (con un vincolo di T=10), come risultano essere le matrici D e W per il circuito proposto? Progettazione Hardware 1 – Prova di lunedì 13 maggio 2013 pagina 4 di 6…

Preview

First page of the document.

First page: 01 05 13 1