08 02 11T

Page 1

Fondamenti di Elettronica – Ing. AUTOMATICA e INFORMATICA - AA 2009/2010 3° Appello – 08 Febbraio 2011 Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a) … Esercizio 1. Dati: MOS: V T=0.7V, k n=1mA/V 2 R1= 200k Ω , R 2=100k Ω , R 3=6k Ω C1= 1nF Diodo con soglia di accensione a 0.7V a) Determinare la polarizzazione del circuito (tensione in ogni nodo e corrente in ciascun ramo). b) Calcolare le potenze dissipate dal transistore MOS e dal diodo. c) Determinare il guadagno di piccolo segnale v out /v in a bassa frequenza (C aperto). d) Tracciare il modulo del diagramma di Bode del guadagno di piccolo segnale v out /v in . e) Si consideri un ingresso sinusoidale di ampiezza 75 mV e frequenza f. Tracciare l’andamento temporale d ella tensione di uscita v out nei casi: i) f1=10Hz, ii) f2=100kHz. Esercizio 2. Dati: R1= 1k Ω , R 2=9k Ω C=100nF, CH=1µF A(s)=A0/(1+s τ0), A0=100dB, τ0=10ms ADC: n=10 bit a) Determinare l’andamento in frequenza del guadagno i deale v out /vin , rappresentandone i diagrammi di Bode di modulo e fase. b) Determinare l’andamento in frequenza del guadagno d’anello e valutare il margine di fase della configurazione. Considerare ora un segnale di ingresso sinusoidale alla frequenza di 1Hz e ampiezza variabile tra 0 e 300mV. L’amplificatore ha una resistenza di uscita non nul la pari a r u=100 Ω, e il MOS usato per il campionamento presenta a su a volta una resistenza di on pari a 100 Ω. c) Valutare la resistenza di uscita R out dello stadio amplificante, alla frequenza di interesse. d) Calcolare il minimo tempo di sample che garantisce un errore sulla capacità di hold C H inferiore a mezzo LSB del convertitore analogico digitale. Per la conversione si utilizza un’architettura a gradinata, con frequenza di clock del contatore pari a f…