← Back
ExamFull examExam paper onlyItalian

09 07 2025 E T

Study material for Elettrotecnica, shared by the Studwiz community and reviewed by moderators.

ElettrotecnicaFull exam

Document information

What's included in this study material

Study material for Elettrotecnica, shared by the Studwiz community and reviewed by moderators.

Import quality: text was extracted directly from the original document.

Extracted content from the document

Representative passages recognised in different parts of the material. The full extracted text remains available to search, while this compact preview makes the page easier to read.

Page 1

II Appello Estivo – AA 2024/2025 Elettronica - Ing. Matematica Milano, 09 /07/2025 Indicare chiaramente la domanda a cui si sta rispondendo. Dove possibile, scrivere prima in formule e poi sostituire i valori numerici. Giustificare sempre le risposte ed eventuali approssimazioni. Per facilitare il docente, scrivere con chiarezza ed ordine. εSiO2 = 1/3εSi, εSi = 1 pF/cm, q = 1.6×10-19 C, ni = 9.65×109 cm-3, VT = 26 mV. Es. 1 Fig. 1.1 1.1 Si consideri un transistore nMOS polarizzato come segue: i l Bulk ed il Source sono entrambi a massa, il gate si trova a +6.5 V, l’estensione della zona svuotata lato drain è del 1% superiore a quella lato source. Calcolare la corrente che fluisce tra drain e source. NAB = 1016 cm-3, tox = 90 nm, VFB = 0 V. W = 1000 µm, L = 1 µm. Es. 2 Fig. 2.1 Si assumano tutti i transistori saturi. 1/gm = 0.5 kΩ 2.1 Si c alcoli v out(s)/iin(s) disegnandone il diagramma di Bode del modulo quotato 2.2 Si calcoli vout(s)/vin2(s) disegnandone il diagramma di Bode del modulo quotato Es. 3 Fig. 3.1 3.1 Si sostituisca a C1 un circuito aperto. Calcolare C2 in modo che il trasferimento ideale vout(s)/vin(s) valga 1 in modulo per f = 1 kHz. 3.2 Si sostituisca a C1 un circuito aperto. C2 = 4.7 pF. Calcolare il margine di fase. Ad0 = 103, τd = 0.5 s. Iin Vin + C2

Preview

First page of the document.

First page: 09 07 2025 E T