090216s

Page 1

Fondamenti di Elettronica – Ing. INFORMATICA - AA 2014/2015 - 9 febbraio 2016 Traccia della soluzione Esercizio A 1) Imponendo l’uguaglianza tra la corrente di saturazione del pMOS e dell’nMOS si ottiene Vsoglia = 2.3V 2) A=0: il diodo Zener impone 5V tra R1 e R2. Risolvendo il partitore si trova che l’ingresso dell’inverter è 4.7V A=5V: il diodo Zener è spento e R1 porta l’ingresso dell’inverter a 0V 3) τ = (C1+C2) ⋅ R1||R2 = 86.7ns, Vout(t)= 4.7V ⋅ (1-exp(-t/τ)) . Considerando il tempo di commutazione come il tempo richiesto a portare l’uscita a metà del valore di regime (2.35V) si ottiene tp= 60 ns . 4) Il nodo di ingresso all’inverter ora evolve con τ = C1 ⋅ R1||R2 = 6.7ns e impiega 4.6 ns per commutare livello logico. Stimando il tempo di commutazione dell’inve rter con l’approssimazione per eccesso (MOS sostitu ito con una Req = Vdd/I d,sat ) con semplici passaggi si ottiene: t p,NOT = ln(2) ⋅ C2·5V/(kn (4.7V-Vtn) 2)= 14.7 ns . Il tempo di commutazione complessivo è circa 4.6 ns + 14.7 ns = 19.3 ns. Esercizio B 1) Vgate=2V , Vsource=1V , Vo1=2V , Vo2=0V , M1 saturo, gm=1mS , 1/gm=1kohm. 2) LF: Cin, Cout entrambe aperte. Go1=Go2=0. MF: Cin in corto, Cout aperta. Go1=Go2=0 . HF: Cin, Cout entrambe in corto. Go1=-R2/(1/gm+RL)=-2, Go2=RL/(1/gm+RL)=0.5 . Diagramma di Bode - modulo : 2 zeri nell’origine, un polo a 1/(2 πτ in )= 159Hz , con τin =CinR1=1mS e un polo a 1/(2 πτout )= 79.6MHz , con τout =Cout(1/gm+RL)=2nS. Diagramma di Bode - fase : Go1 parte da 0° (la fase dei due zeri nell’origine annulla il contributo di fase del guadagno invertnte) e scende a -90° dopo il primo polo e a -180° dopo il secondo polo. Go2 parte da 180° e scende a 90° dopo I polo e a zero dopo II polo. 3) Vin max è al passaggio saturazione
ohmico di M1: Vin + V gate, polarizzazione < V o1,…