Study material for Digital Systems Design Methodologies, shared by the Studwiz community and reviewed by moderators.
Study material for Digital Systems Design Methodologies, shared by the Studwiz community and reviewed by moderators.
Import quality: text was extracted directly from the original document.
Representative passages recognised in different parts of the material. The full extracted text remains available to search, while this compact preview makes the page easier to read.
Politecnico di Milano Dipartimento di Elettronica, Informazione e Bioingegneria prof. Fabrizio Ferrandi Progettazione Hardware 1 – Prova di mercoledì 10 luglio 2013 Matricola _______ _______________________ Cognome _______ __________________ Nome _____________________ Istruzioni Scrivere solo sui fogli distribuiti. Non separare questi fogli. È vietato portare all’esame libri, eserciziari, appunti e calcolatrici. Chiunque venga tro vato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova. Non è possibile lasciare l’aula conservando il tema della prova in corso. Riportare tutti i passaggi e non solo la soluzione finale. Tempo a disposizione: 2h:00m. Valore indicativo di domande ed esercizi, voti parziali e voto finale: Esercizio 1 (5 punti) _________________________ Esercizio 2 (10 punti) _________________________ Esercizio 3 (7 punti) _________________________ Esercizio 4 (10 punti) _________________________ Progettazione Hardware 1 – Prova di mercoledì 10 luglio 2013 pagina 2 di 5 Esercizio n. 1 Sia dato il seguente circuito: A B C D F G H I L M N X O E dove le porte AND hanno ritardo pari a 2 e le porte OR hanno ritardo pari a 3. a) si determini il ritardo topologico del circuito e si identifichi il percorso critico. Progettazione Hardware 1 – Prova di mercoledì 10 luglio 2013 pagina 3 di 5 Esercizio n. 2 Data la seguente rete: 3 3 3 33 2 0 1 1 1 0 1 A B C DE 1) determinare il minimo periodo di clock per cui non è necessario applicare il procedimento di retiming. 2) calcolare il retiming dei registri per avere un periodo di clock inferiore di almeno di una unità a quello minimo precedentemente calcolato. Progettazione Hardware 1 – Prova di mercoledì 10 luglio 2013…
First page of the document.
