12 02 14 1

Page 1

Elettronica per ing. BIO proff. Franco ZAPPA e Alberto TOSI 12 Febbraio 2014 Es. 1 R1=10kΩ, R2=3kΩ, R3=250Ω. VDD=5V. CIN=100nF. IA=0.3mA. VTn=1V, kn=1mA/V2, |VTp|=1V, |kp|=1mA/V2. a) Determinare la polarizzazione del circuito (corrente nei rami e tensione nei nodi). b) Determinare in che intervallo di valori R 3 si mantiene il transistore nMOS in saturazione. Es. 2 A0=120dB e GBWP=100MHz, Ibias=2nA (entrante). C=220pF, R1=2.2kΩ, R2=1kΩ, R3=10kΩ, R4=100kΩ. a) Disegnare il diagramma di Bode del g uadagno reale vout(f)/vin(f), calcolare il margine di fase e commentare la stabilità del circuito. b) Calcolare l’ errore delle correnti di bias e compensarne l’effetto. Es. 3 A0=100dB e GBWP=5MHz. Ingresso VIN=0÷100mV. MOSFET con RON=22Ω e VT=1V. CH=10nF, R1=10kΩ e R2=220kΩ. a) In fase di sampling, per V IN=100mV determinare la tensione su CH e scegliere l’opportuna VG,sampling. b) In fase di sampling, trovare la banda passante dello stadio e commentare la stabilità. CH A1 A2 VOUT VG VIN R2R1 Es. 4 Rin=50Ω, R1=10kΩ, R 2=33kΩ, C=10nF, Vi=0÷500mV. MUX: Ron=10÷50Ω, Roff=1÷10MΩ. ADC: Tconv=50ns. a) Calcolare il massimo tempo di acquisizione e quindi la massima banda fmax applicabile ai singoli canali, quando essi vengono tutti multiplexati in sequenza. b) Calcolare l’effetto di una corrent e di bias I B=2nA dell’OpAmp durante la fase di hold. Es. 5 Ad ogni pressione del pulsante, il conteggio deve partire da 00, incrementare fino a 48 e poi ritornare a 00, a passi di 100ms. a) Progettare la rete che alla pressione del pulsante effettui il ciclo 3 volte. b) Fare lampeggiare a 2Hz il LED per 5s se il pulsante viene premuto quando il ciclo è già in corso. OK Accumulated pulses Pulses Logics MUX