Document information
- University
- Politecnico di Milano
- Degree programme
- Computer Engineering
- Subject
- Fondamenti di Elettronica
- Material language
- Italian
- Classification
- Exam · Full exam
- Content
- Exam paper only
- Original format
- Text
- Searchable text
Study material for Fondamenti di Elettronica, shared by the Studwiz community and reviewed by moderators.
Study material for Fondamenti di Elettronica, shared by the Studwiz community and reviewed by moderators.
Import quality: text was extracted directly from the original document.
Representative passages recognised in different parts of the material. The full extracted text remains available to search, while this compact preview makes the page easier to read.
Fondamenti di Elettronica – Ing. INFORMATICA ‐ AA 2015/2016 Appello del 12 settembre 2016 – Traccia della soluzione Es. 1 a) ത തതതതതതതത b) Tempo minimo per A=B=C=1, Keq=3/2∙K. Stima per difetto: tmin= 0.5ns Tempo massimo per A=0,B=C=1, Keq=K/2. Stima per difetto: tmax=3∙tmin=1.5ns c) In un periodo di B l’uscita commuta 5 volte, quindi: Pd=Vdd2∙CL∙5∙fB= 1.1μW d) Idp,sat= 20μA A=1,B=0 o C=0: ReqA=5kΩ VY=0.1V A=0,B=C=1: ReqBC=2∙ReqA VY=0.2V A=B=C=1: ReqABC=2/3∙ReqA VY=0.066V Con le altre combinazioni VY=1.5V Es. 2 a) VG=0V, VS=‐1.5V, VD =0V ( MOS saturo), I2=0.8mA, Vout=2V, gm= 2mS b) G(∞)=+gm∙R3= 20 c) G(0)=0, zero nell’origine e polo con frequenza fp=1/(2π∙1/gm∙C)= 31.8kHz. Per f>fp il trasferimento è costante a 20 (fase 0°). d) Vout,bias=‐R1∙Ib∙(1+R3/R2)+R3∙Ib= ‐4μV, Vout,bias=Vos(1+R3/R2)=7.8mV Es. 3 a) Vout,max=2V, erroremax = 20mV > LSB=5V/2n n= 8 bit b) E’ necessario attendere almeno un tempo di conversione: Tconv=(n+1)∙TCK= 130ns. Dato che il segnale è a gradino il S&H non porta vantaggi c) Gid=‐R2/R1. Gloop(0)=‐A∙R1/(R1+R2), fp,loop=1/(2π∙C∙R1||R2) = 836 kHz. Il trasferimento ha un singolo polo, quindi la risposta è di tipo esponenziale con τanello chiuso ≈ 1/(2π∙f*) = C∙R2/A= 4ns (f* è la frequenza in cui |Gloop|=1), Vout(0)=0V, Vout(∞)=2V∙[‐Gloop(0)/(1‐Gloop(0))]= 1.96V d) Il guadagno d’anello deve tagliare l’asse a 0dB prima del polo dovuto a C. Questo porta alla condizione GBP < fp,loop∙(R1+R2)/R1= 17.6MHz
First page of the document.