30 06 16s

Page 1

Fondamenti di Elettronica – Ing. INFORMATICA - AA 2015/2016 Preappello / Seconda prova in itinere – 30 Giugno 2016 Traccia della soluzione Es. 1 (vedi pag. successiva per una soluzione dettagliata) a) Vin=0V: V1HIGH= 2.5V Vin=2.5V: pMOS saturo (Idp,sat=0.65mA), nMOS ohmico. Con la relazione esatta del MOSFET in zona triodo si ottiene V1LOW= 0.4V. Approssimando l’nMOS con RMOS≈ 1/(2k(Vin-Vt))= 555 Ohm  V1LOW=0.36V b) Soglia del secondo inverter: VTH= 1.25V (inverter simmetrico). Utilizzando la stima per eccesso: Req= (VDD- V1LOW)/Idp,sat= 3.24kOhm  t= 34ps. Con la stima per difetto si trova 23ns c) Vin=0V: Pstatic = 0W; Vin=2.5V: Pstatic= 2.5V·Idp,sat= 1.62mW. La potenza dinamica vale: Pdyn = C1·Vdd·(Vdd-V1LOW)·f+C2·Vdd2·f= ·230nW. Es. 2 (vedi pag. successiva per una soluzione dettagliata) a) VOUT,1=1V, VOUT,2=0V, Inmos=200uA, Ipmos=50uA, gmn=1mA/V, gmp=0.5mA/V. b) G1 = - gmn/gmp = - 2, G2 = -gmnR= -24. c) Andamento esponenziale da V1(0+)=1V-gmnR·10mV= 0.76V a V1(∞)=1V-gmn/gmp= 0.98V con costante di tempo di τ=C/gmp= 200ps. Es. 3 a) Tensione di offset: VOUT= VOS = ±2mV Correnti di bias: VOUT = -Rs⋅ IB++ R1⋅ IB- ≈ 10mV b) G(s)= 1+sCR1 fz= 5.3kHz c) Ipotizzando di essere a frequenze maggiori dello zero: Iout ≈ Vout/(R1||R2) ≈ Vin⋅sCR1/R2 La corrente massima si ha in corrispondenza del massimo della sinusoide in uscita, quindi: Iout,AO = 10mV⋅ 2π f CR1/R2 < 20 mA  f< 531kHz La frequenza massima è quindi fmax=531kHz, maggiore della frequenza dello zero a conferma dell’ipotesi iniziale. d) Analizzando il guadagno d’anello, Gloop(s)=-A0/(1+sCR1), si trova che il circuito è retroazionato fino a A0/(2π CR1)= 53MHz. Al trasferimento del punto b) va quindi aggiunto un polo a 1/(2πCR1/A0) = 53MHz che limita il guadagno ad alta frequenza a G(∞)= A0= 104 e) A t=0+ l’uscita vale…