FdE 190208

Page 1

Fondamenti di Elettronica – Ing. INFORMATICA - AA 2018/2019 Appello del 8 febbraio 2019 Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a) … Esercizio 1. Si consideri il raddrizzatore di tensione in figura in cui C = 1PF e R = 100kΩ. All’istante t=0 il condensatore è scarico, cioè Vout(0)=0V, e viene applicata una tensione Vin(t) = 10V˜sin(2S˜1kHz˜t). a) Plottare l’andamento della tensione Vout(t) da t=0s a t=2ms e calcolare l’ampiezza del ripple di tensione, facendo ragionevoli approssimazioni. b) Quanto valgono la corrente massima (di spunto) e quella media nel periodo che scorrono nel diodo per t>0s? c) Si calcoli la minima tensione di breakdown del diodo affinché il circuito si comporti correttamente da raddrizzatore di tensione. Esercizio 2. MOS: Vdd = 3.3V; VT,N = 0.65V; |VT,P| = 0.45V; KN = 14PA/V2; |KP| = 10PA/V2. Assumere A e B segnali che assumono livelli logici 0 e Vdd. a) Ricavare la funzione logica del circuito in figura (a) e la tensione di uscita per ogni configurazione di A e B. b) Disegnare la porta in logica CMOS in figura (b) che realizza la stessa funzione logica del circuito in figura (a). c) Considerando una capacità di carico CL = 0,1pF all’uscita della porta CMOS in figura (b), determinare il minimo e massimo tempo di propagazione (0-50%) sia per la transizione da alto a basso sia per quella da basso ad alto. Esercizio 3. Si consideri l’ADC a gradinata in figura con VDD = 10V preceduto da un Sample&Hold. L’OpAmp (utilizzato come comparatore) ha tensioni massima e minima in uscita L+ = VDD e L– = 0V. Il contatore a 3 bit ha una frequenza di clock (CK) pari a 100kHz ed un segnale di enable (EN) attivo alto che incrementa il cont eggio binario (Y2Y1Y0) di uno ad ogni colpo di clock. Il DAC è lineare e alimentato tra 0V e VDD…