Fde 200630

Page 1

Fondamenti di Elettronica – Ing. INFORMATICA - AA 2019/2020 Appello del 30 giugno 2020 – modalità a distanza 1. Numerare tutti i fogli e riportare su ciascun foglio nome, cognome e codice persona. 2. Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a)... 3. Non sono ammessi libri o appunti o altro materiale, eccetto la calcolatrice. 4. La durata della prova è di 2h. Esercizio 1 Dati: 𝑉𝐷𝐷 = 3.3𝑉, 𝑉𝑇𝑛 = |𝑉𝑇𝑝 | = 1.1V, 𝑘𝑛 = |𝑘𝑝 | = 0.5𝑚𝐴 𝑉2 , 𝐶 = 1pF. Tensione di Zener |𝑉𝑍0| = 2.8𝑉. I segnali A e B sono segnali digitali tra 0V (‘0’) e 3.3V (‘1’). a) Disegnare la rete di pull-down (PDN) per realizzare complessivamente una porta logica CMOS. b) Scrivere la tabella di verità della porta logica indicando il valore di tensione Vout per ciascuna configurazione. c) Calcolare il tempo di propagazione necessario a raggiungere un valore di tensione pari a metà della dinamica di uscita quando gli ingressi commutano istantaneamente da 𝑨𝑩 = "𝟏𝟏", a "𝟎𝟎". d) Calcolare la potenza media dissipata da l circuito (staticamente e dinamicamente) quando 𝑨 = 𝑩 ed entrambi sono uguali ad un’onda quadra tra "0" e "1" con frequenza 1.5MHz e duty cycle 10%. Esercizio 2 Dati: 𝑉𝐷𝐷 = 5𝑉, 𝑉𝑆𝑆 = −5𝑉, 𝑅1 = 𝑅2 = 𝑅𝐼𝑁 = 10𝑘𝛺, 𝐶1 = 10𝑝𝐹, 𝐶2 = 1𝑝𝐹 a) Calcolare e rappresentare su un diagramma quotato di Bode il guadagno ideale e, considerando un GBWP = 1GHz, anche il guadagno reale VOUT/VIN(s). b) Disegnare la caratteristica statica VOUT = f(VIN) (quotata) per VIN compresa tra VSS e V DD sia nel caso ideale che considerando la corrente di bias dell’operazionale uscente e pari a 1µA. c) Dimensionare il minimo numero di bit dell’ADC per ottenere una risoluzione di 1mV all’ingresso VIN (per segnali a bassa frequenza). d) Considerando un ADC di tipo SAR a 14 bit con resistenza di ingresso RIN…