Fde 200828

Page 1

Fondamenti di Elettronica – Ing. INFORMATICA - AA 2019/2020 Appello del 28 agosto 2020 – modalità a distanza 1. Numerare tutti i fogli e riportare su ciascun foglio nome, cognome e codice persona. 2. Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a)... 3. Non sono ammessi libri o appunti o altro materiale, eccetto la calcolatrice. La durata della prova è di 2h. Esercizio 1 Dati: 𝑉𝑇𝑛 = 0.7V, 𝑘𝑛 = 0.5𝑚𝐴 𝑉2 , C=400fF a) Considerata la rete logica a pass transistor in figura, ricavare la funzione logica sintetizzata. b) Nel caso in cui S possa assumere il valore di 0V o 5V ed invece gli ingressi abbiano una dinamica da 0V a 3.3V, calcolare il tempo di commutazione della porta nella seguente transizione: A=0 B=1 S=1  A=B=0 S=0. c) Considerata un’onda quadra a 2MHz applicata agli ingressi S e A e all’ingresso B un’altra onda quadra con frequenza di 1MHz (coi fronti di salita dei segnali allineati), si calcoli la potenza dinamica dissipata dopo aver disegnato l’andamento temporale del segnale di uscita. d) Considerata la transizione A=1 B=0 S=0  A=0 B=1 S=1, disegnare l’andamento del segnale di uscita nel caso ideale e nel caso in cui la transizione del segnale B avvenga con un ritardo di 100ns. Commentare altre possibili conseguenze di questo ritardo. Esercizio 2 Dati: 𝑉𝐷𝐷 = 3𝑉, 𝑉𝑆𝑆 = −3𝑉, 𝑅𝐹 = 10𝑘𝛺, 𝐶 = 100𝑝𝐹, 𝐺𝐵𝑊𝑃 = 100𝑀𝐻𝑧, 𝑁𝐴𝐷𝐶 = 12 𝑏𝑖𝑡 a) Considerando il circuito in figura per la misura della resistenza incognita RX, calcolare e plottare i guadagni ideale e reale tra il nodo di ingresso VDAC ed il nodo di uscita VADC nel caso in cui RX = 1kΩ. b) Determinare il massimo offset accettabile (sempre con R X = 1kΩ) dell’opamp in modo che l’errore introdotto sia inferiore a LSB/2. c) Considerando VDAC fisso a 0.1V, quale intervallo di valori di…