Fde 230706

Page 1

t 5V 0V Vin Fondamenti di Elettronica – Ing. INFORMATICA - AA 2022/2023 6 Luglio 2023 – Quarto appello – durata 2h 30min 1. Numerare tutti i fogli e riportare su ciascun foglio nome, cognome e codice persona. 2. Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a)... 3. Non sono ammessi libri o appunti o altro materiale, eccetto la calcolatrice. Esercizio 1 Dati: 𝑅1 = 3𝑘Ω, 𝐶1 = 1n𝐹, 𝑉𝛾 = 0.7𝑉, 𝑉𝐵𝐷 = −5𝑉. a) Disegnare la caratteristica statica 𝑉out 𝑣𝑠. Vin considerando Vin ∈ [-6 V; +5 V] e specificare la regione di funzionamento del diodo al variare di Vin . b) Disegnare l’andamento di 𝑉𝑜𝑢𝑡(𝑡) su un grafico quotato nel caso in cui Vin abbia l’andamento a gradino riportato in figura. Esercizio 2 Dati: 𝑉--,/=5𝑉,𝑉--,0=9𝑉, 𝑅= 1𝑘Ω,𝑉12=|𝑉13|=2𝑉,|𝐾3|=𝐾2=10𝑚𝐴/𝑉0,. Porta NOR in tecnologia Fully CMOS. I segnali digitali A, B variano da 0 a 𝑉--,/. a) Determinare la tabella di verità ai nodi Y ed OUT ed i relativi livelli di tensione. b) Calcolare il massimo valore del condensatore C affinché il tempo di propagazione più lento della porta NOR sia inferiore ad 1 ns (si assuma 2V come soglia). c) Dati i segnali A e B in figura calcolare la potenza totale dissipata considerando 𝐶= 1𝑝F. Esercizio 3 Dati: 𝐼$%(𝑡)=+250µ𝐴[𝑠𝑖𝑛(2𝜋𝑓&'𝑡)−1],𝑅(=𝑅$%=10𝑘Ω, 𝑅)=1𝑀Ω, GBWP=200MHz, VTn=1V, kN=1mA/V2, CPAR=100fF, CH=1nF, ADC SAR a 11bit, fCK=1MHz. a) Si consideri CIN=0. Determinare la massima frequenza del segnale di ingresso che sfrutti tutta la dinamica della catena di acquisizione nel caso reale. b) Dimensionare CIN per avere un margine di fase di 45°. Siano ora CIN=100fF e fIN∈[100kHz ; 1MHz]. c) Determinare il massimo valore dell’offset dell’OA compatibile con un errore <LSB/2. d) Determinare le tensioni da applicare al gate del S&H (VG,sample e VG,hold) per avere il mos spento…