Back
ExamFull examSolution onlyItalian

Soluzionitemaesame29luglio2019

Study material for Reti Logiche, shared by the Studwiz community and reviewed by moderators.

Reti LogicheFull exam

Document information

What's included in this study material

Study material for Reti Logiche, shared by the Studwiz community and reviewed by moderators.

Import quality: text was extracted directly from the original document.

Extracted content from the document

Representative passages recognised in different parts of the material. The full extracted text remains available to search, while this compact preview makes the page easier to read.

Page 1

Domanda 3 Data la rete sequenziale di figura che ha tre uscite Q2, Q1, Q0, si richiede supponendo di avere come stato iniziale/reset Q2=Q1=Q0=0: - Ricavare la tabella degli stati - Disegnare il diagramma degli stati A partire dalla descrizione precedente, supponendo ora che lo stato iniziale/reset sia Q2=0, Q1=0, Q0=1, si sintetizzi la nuova macchina a stati (sempre con tre uscite Q2, Q1, Q0) facendo uso di solo FF di tipo T e si disegni il circuito finale, oltre ad indicare le funzioni di eccitazione dei bistabili e le espressioni logiche della rete combinatoria. Soluzione domanda 1 Stato Q2 Q1 Q0 D2 D1 T0 Q2’ Q1’ Q0’ S0 0 0 0 0 0 1 0 0 1 S1 0 0 1 1 0 1 1 0 0 S2 1 0 0 0 0 1 0 0 1 D1= Q0*Q2, D2=Q0, T0=(D1*Q1)’= (Q0 Q2 Q1)’ Dopo un primo passaggio il sistema digitale ha un loop fra S1 e S2 Se lo stato iniziale è 001 ovvero S1 allora la tabella degli stati diviene la seguente, visto che S0 ora è irraggiungibile Stato Q2 Q1 Q0 D2 D1 T0 Q2’ Q1’ Q0’ S1 0 0 1 1 0 1 1 0 0 S2 1 0 0 0 0 1 0 0 1 Per la sintesi è sufficiente un solo FF di tipo T T1 0 = Q1 Q2 Q0 RS T Q2=Q0’, Q1=0, con 1 in ingresso a T si ha commutazione ad ogni ck ed il loop fra gli stati. Il reset porta in Q2=0, Q0=1 e Q1 rimane a 0

Preview

First page of the document.

First page: Soluzionitemaesame29luglio2019