Study material for Reti Logiche, shared by the Studwiz community and reviewed by moderators.
Study material for Reti Logiche, shared by the Studwiz community and reviewed by moderators.
Import quality: text was extracted directly from the original document.
Representative passages recognised in different parts of the material. The full extracted text remains available to search, while this compact preview makes the page easier to read.
Politecnico di Milano Dipartimento di Elettronica, Informazione e Bioingegneria prof.ssa Anna Antola Reti Logiche – Appello del 5 febbraio 2016 Matricola _____________ Firma Cognome ___________________________ Nome__________________________ È vietato portare all’esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova. Non è possibile lasciare l’aula conservando il tema della prova in corso. Tempo a disposizione: 2h:00m. Esercizio 1 (8punti) Esercizio 2 o 5 (8punti) Esercizio 3 (8punti) Esercizio 4 (8punti) NOTA BENE: lo studente scelga se svolgere l’esercizio 2 oppure l’esercizio 5 Esercizio n. 1 – Sintesi combinatoria Facendo riferimento allo schema riportato, si ottimizzi median te il metodo ritenuto più opportuno la rete combinatoria multi uscita RC(x, y, z, w) tenendo conto di tutte le eventuali condizioni di indifferenza. La specifica di RC è la seguente: outV(x, y, z, w) • uguale 1 se la maggioranza degli ingressi è a 1 • uguale a 0 se la maggioranza degli ingressi è a 0 outBCD(x, y, z, w) • uguale a 1 se la codifica BCD degli ingressi è maggiore o uguale a 5 Esercizio n. 2 – Aritmetica a) Dati due numeri rappresentati in base dieci, notazione modulo e segno, A 10MS= - 27,75 e B 10MS = 7,6875 fornire la codifica completa in virgola mobile in singola precisione standard IEEE 754 ed effettuare l’operazione A+B b) Disegnare la struttura di un moltiplicatore di Wallace 6x5 indicando anche il numero di contatori(full adder) per ogni stadio di riduzione e il numero di bit su cui opera il sommatore finale c 1 0 RC outV outBCD x y z w a b d pagina 2 di 2 Esercizio n. 3 – Sintesi sequenziale Sintetizzare come…
First page of the document.
