TE 2018 01 29 updated

Page 1

Nome Cognome____________________________________Matricola/Cod.Persona____________ RETI LOGICHE Prof. Fabrizio Ferrandi Prof. William Fornaciari Prof. Gianluca Palermo 29 – 01 – 2018 ISTRUZIONI: 1. Il tempo massimo a disposizione per svolgere la prova é di 1h:45min 2. Non è permessa la consultazione di alcun materiale didattico durante lo svolgimento della prova. È inoltre vietato utilizzare telefoni, PC, libri e appunti. 3. In caso di necessità, il docente potrà richiedere lo svolgimento di una prova orale. 4. T utte le risposte devono essere riportate su questi fogli. Non saranno considerate valide le risposte fornite su fogli diversi da quelli contenuti in questo plico. 5. E' consentito rispondere in italiano oppure in inglese. 6. Il punteggio degli esercizi è da considerarsi INDICATIVO 7. LE PARTI SCRITTE IN FORMATO NON LEGGIBILE DAL DOCENTE SARANNO CONSIDERATE ERRATE IN FASE DI CORREZIONE Ex. 1 Ex. 2 Ex. 3 Ex. 4 Ex.5 Voto Max 6 5 8 6 7 Voto Voto Finale Page 1 / 7 Esercizio n. 1 Si scelga uno dei seguenti due esercizi (1.a e 1.b) da svolgere in alternativa. UNO SOLO dei due verrà considerato valido ai fini della valutazione finale. !!!ATTENZIONE!!! SE SVOLTI ENTRAMBI, IL PEGGIORE DEI DUE verrà considerato ai fini della valutazione. ESERCIZIO 1.a (Da svolgere in alternativa a 1.b) Data la seguente specifica VHDL di una rete multilivello: a) Si rappresenti il grafo multilivello equivalente a tale specifica. b) Applicare alla rete multilivello le seguenti trasformazioni e disegnare (o riscrivere le equazioni di tutti i nodi) dopo ogni Passo (1, 2 e 3) la rete trasformata. 1. Eliminate(p); Simplify(q) Simplify(r); Cost() 2. Eliminate(q); Eliminate(r); Simplify(f); Simplify(g); Cost() 3. Factor(f); Substitute(f); Cost() Si ricorda che:  SIMPLIFY (x): minimizzazione a…